Contents

1η Άσκηση 2
A μέρος 2
NMOS Analysis 2
PMOS Analysis 4
I) 6
II) 8
B μέρος 10
NMOS Req 11
PMOS Req 13
Συμπεράσματα της 1ης Άσκησης μέρους 15
2η Άσκηση 16
3η Άσκηση 18
A μέρος 18
Αποτελέσματα 1ης Προσομοίωσης 19
Αποτελέσματα 2ης Προσομοίωσης 21
B μέρος 23
Αποτελέσματα για περιθώρια θωρύβου 23
Αποτελέσματα για ισχύ και κατανάλωση 25

Ιωάννης Παπαδόπουλος ΑΕΜ: 03899

Η εργασία έγινε σε LTSpice, οπότε ενδέχεται οι κώδικες να μην δουλέουν στο NGSpice

Set 2

1η Άσκηση

Α μέρος

NMOS Analysis



Spice code

```
*Askhsh 1 NMOS
.include models_0.25.sp
*VT0 = 0.4238252
*(d g s b)
Mn 2 1 0 0 CMOSN w=3u l=2u
Vgs 1 0 DC 0
Vds 2 0 DC 0

.DC Vds 0 2.5 0.05 Vgs 0 2.5 0.25
.PROBE ID(Mn)
.END
```

Αποτελέσματα

Από το “models_0.25.sp” ξέρουμε πως **Vt** = 0.4238252 ≈ **0,424V**

- Για **Vgs = 0V** και **Vgs = 0.25V** το nMOS είναι στην περιοχή αποκοπής, **διότι Vgs < Vt**.
- Για Vgs > Vt το nMos είναι on. Τα σημεία όπου ισχύει Vds = Vgs – Vt, έχουν αυτά τα δεδομένα:
    - Για Vgs = 0.5V → **Vov = 0.076V → I = 1.27μA**
    - Για Vgs = 0.75V → **Vov = 0.326V → I = 17.12μA**
    - Για Vgs = 1V → **Vov = 0.576V → I = 47.18μA**
    - Για Vgs = 1.25V → **Vov = 0.826V → I = 88.53μA**
    - Για Vgs = 1.5V → **Vov = 1.076V → I = 138.96μA**
    - Για Vgs = 1.75V → **Vov = 1.326V → I = 196.87μA**
    - Για Vgs = 2V → **Vov = 1.576V → I = 260.98μA**
    - Για Vgs = 2.25V → **Vov = 1.826V → I = 330.30μA**
    - Για Vgs = 2.5V → **Vov = 2.076V → I = 404.09μA**

Οι τιμές των ρευμάτων είναι προσεγγιστηκές, γιατί μετρήθηκαν από το διάγραμμα.

Επομένως για τις περιπτώσεις όπου Vgs > Vt, η γραμμική περιοχή είναι (0, Vov) και η περιοχή κορεσμού είναι (Vov, ∞).

Επίσης οι κάθετες αποστάσεις ως προς το Vgs συμφώνα με το διάγραμμα του SPICE είναι:

Διαφορά VGS	Id1 (μA)	Id2 (μA)	ΔId=Id1−Id2 (μA)
VGS=2.5V→VGS=2.25V	406.366	333.234	73.132
VGS=2.25V→VGS=2.0V	333.234	264.111	69.123
VGS=2.0V→VGS=1.75V	264.111	199.841	64.27
VGS=1.75V→VGS=1.5V	199.841	141.474	58.367
VGS=1.5V→VGS=1.25V	141.474	90.359	51.115
VGS=1.25V→VGS=1.0V	90.359	48.242	42.117
VGS=1.0V→VGS=0.75V	48.242	17.491	30.751
VGS=0.75V→VGS=0.5V	17.491	1.39	16.101

PMOS Analysis



Spice code

```
* Askhsh 1 PMOS

.include models_0.25.sp


*(d g s b)

Mp 2 1 3 3 CMOSP w=3u l=2u


Vss 3 0 DC 2.5


Vgs 1 3 DC 0

Vds 2 3 DC 0


.DC Vds -2.5 0 0.05 Vgs -2.5 0 0.25

.PROBE ID(Mp)

.END
```

Αποτελέσματα

Από το “models_0.25.sp” ξέρουμε πως **Vt** = -0.5536085 ≈ **-0,553V**

- Για **Vgs = 0V**, **Vgs = -0.25V** και **Vgs = -0.5V** το pMOS είναι στην περιοχή αποκοπής, **διότι Vgs > Vt**.
- Για Vgs < Vt το pMos είναι on. Τα σημεία όπου ισχύει Vds = Vgs – Vt , έχουν αυτά τα δεδομένα:
    - Για Vgs = -0.75V → **Vov = -0.197V → I = -1.49μA**
    - Για Vgs = -1.0V → **Vov = -0.447V → I = -6.58μA**
    - Για Vgs = -1.25V → **Vov = -0.697V → I = -14.80μA**
    - Για Vgs = -1.5V → **Vov = -0.947V → I = -25.75μA**
    - Για Vgs = -1.75V → **Vov = -1.197V → I = -39.12μA**
    - Για Vgs = -2.0V → **Vov = -1.447V → I = -54.61μA**
    - Για Vgs = -2.25V → **Vov = -1.697V → I = -71.99μA**
    - Για Vgs = -2.5V → **Vov = -1.947V → I = -91.06μA**

Οι τιμές των ρευμάτων είναι προσεγγιστηκές, γιατί μετρήθηκαν από το διάγραμμα.

Επομένως για τις περιπτώσεις όπου Vgs < Vt, η γραμμική περιοχή είναι (Vov, 0] και η περιοχή κορεσμού είναι (-∞, Vov).

Επίσης οι κάθετες αποστάσεις ως προς το Vgs συμφώνα με το διάγραμμα του SPICE είναι:

Διαφορά VGS	Id1 (μA)	Id2 (μA)	ΔId=Id1−Id2 (μA)
VGS=−2.5V→VGS=−2.25V	-91.197	-72.135	-19.062
VGS=−2.25V→VGS=−2.0V	-72.135	-54.74	-17.395
VGS=−2.0V→VGS=−1.75V	-54.74	-39.223	-15.517
VGS=−1.75V→VGS=−1.5V	-39.223	-25.827	-13.396
VGS=−1.5V→VGS=−1.25V	-25.827	-14.84	-10.987
VGS=−1.25V→VGS=−1.0V	-14.84	-6.591	-8.249
VGS=−1.0V→VGS=−0.75V	-6.591	-1.505	-5.086

I)

Ο υπολογισμός της στιγμιαίας ισοδύναμης αντίστασης Req,abs για διάφορες τιμές Vgs στην περιοχή κορεσμού, θα πραγματοποιηθεί στο σημείο Vds = Vgs - Vt. Η στιγμιαία αντίσταση θα υπολογιστεί με την παραγώγο του $\frac{V}{I}$ σε εκείνο το σημείο. Στο Spice θα υπολογιστεί αρχικά η παράγωγος του $\frac{I}{V}$, αφού ο χ'χ άξονας είναι της τάσης, έπειτα η αντίσταση θα υπολογιστεί ως $\frac{1}{d\left(\frac{I}{V}\right)}$.

Υπολογίζω και το ρεύμα στο Vds = Vgs – Vt, για ελέγχο



Διάγραμμα nMOS με την κλίση 1/d(ID) = Req



Διάγραμμα Pmos με την κλίση 1/d(ID) = Req

Αποτελέσματα του nMOS

```
Measurement: idsat
  step      id(mn)       at
    1       2.21072e-005       0.376175
    2       7.94727e-005       0.776175
    3       0.000260978 1.57617
    4       0.000404095 2.07617

Measurement: di_dv
  step      D(id(mn))    at
    1       3.7875e-007 0.376175
    2       1.73284e-006       0.776175
    3       4.6246e-006 1.57617
    4       6.14207e-006       2.07617

Measurement: req
  step      1.0 / di_dv
    1       2.64026e+006  V = 0.8V
    2       577087        V = 1.2V
    3       216235        V = 2.0V
    4       162811        V = 2.5V
```

Αποτελέσματα του pMOS

```
Measurement: idsat
  step      id(mp)       at
    1       -9.10659e-005      -1.94639
    2       -5.46111e-005      -1.44639
    3       -1.29287e-005      -0.646392
    4       -2.24491e-006      -0.246392

Measurement: di_dv
  step      D((id(mp))) at
    1       2.37051e-007       -1.94639
    2       1.22527e-007       -1.44639
    3       1.70439e-008       -0.646392
    4       5.87665e-007       -0.246392

Measurement: req
  step      1.0 / di_dv
    1       4.21851e+006  V= -2.5V
    2       8.16146e+006  V= -2.0V
    3       5.86719e+007  V= -1.2V
    4       1.70165e+006  V= -0.8V
```

Σχόλιο: Η τελευταία αντίσταση στο PMOS βγαίνει πως είναι 1.7MΩ, όμως όπως φαίνεται στο διάγραμμα μέτα ανεβαίνει αμέσως στα 728MΩ. Η 728MΩ είναι η σωστή τιμή γιατί αναμένεται να αυξάνεται η τιμή της αντίστασης όσο μεγαλώνει κατά απόλυτη τιμή το Vgs. Επόμενως το V = -0.8V πρέπει να έχει την μεγαλύτερη αντιστάση (728MΩ).

nMOS Spice code

```
*Askhsh 1 NMOS part A erwthma i
.include models_0.25.sp
.step param VGSval list 0.8 1.2 2 2.5
*NMOS
Mn d g 0 0 CMOSN W=3u L=2u
Vds d 0 DC 0
Vgs g 0 DC {VGSval}
.DC Vds 0 2.5 0.05

*EXTRA Measure current at Vds = Vgs - Vt
.meas DC Idsat FIND Id(Mn) AT=VGSval - 0.4238252
*derivative of ID(Mn) AT Vds = Vgs - Vt
.meas DC dI_dV DERIV Id(Mn)  AT= VGSval - 0.4238252
*Measure Resistance
.meas DC Req PARAM= 1.0 / dI_dV
.PROBE Id(Mn)
.end
```

pMOS Spice code

```
*Askhsh 1 PMOS part A erwthma i
.include models_0.25.sp
.step param VGSval list -0.8 -1.2 -2 -2.5
*PMOS
Mp d g s s CMOSP W=3u L=2u
Vss s 0 DC 2.5
Vds d s DC 0
Vgs g s DC {VGSval}
.DC Vds -2.5 0 0.05

*EXTRA Measure current at Vds = Vgs - Vt
.meas DC Idsat FIND Id(Mp) AT=VGSval + 0.5536085
*derivative of ID(Mp) AT Vds = Vgs - Vt
.meas DC dI_dV DERIV (Id(Mp)) AT= VGSval + 0.5536085
*Measure Resistance
.meas DC Req PARAM= 1.0 / dI_dV
.PROBE Id(Mp)
.end
```

II)

Ο υπολογισμός της μέσης ισοδύναμης αντίστασης Reqav για διάφορες τιμές Vgs θα πραγματοποιηθεί λαμβάνοντας δύο χαρακτηριστικά σημεία της καμπύλης στην περιοχή κορεσμού: το σημείο όπου ξεκινά ο κορεσμός Vds = Vgs - Vt και το σημείο μέγιστης τάσης Vds=2.5V. Έτσι η μέση αντίστασης λαμβάνει υπόψη ολόκληρη την κορεσμένη περιοχή, δηλαδή τη συνολική μεταβολή του ρεύματος καθώς το τρανζίστορ περνά από την έναρξη του κορεσμού έως την πλήρη σταθεροποίησή του.



Διάγραμμα nMOS



Διάγραμμα pMOS

Αποτελέσματα του nMOS

```
Measurement: idsatmax
  step      id(mn)       at
     1      2.25966e-005      2.5
     2      8.11473e-005      2.5
     3      0.000264112 2.5
     4      0.000406367 2.5

Measurement: idsatmin
  step      id(mn)       at
     1      2.21072e-005      0.376175
     2      7.94727e-005      0.776175
     3      0.000260978 1.57617
     4      0.000404095 2.07617

Measurement: req
  step      (2.5-(vgsval - 0.4238252))/(idsatmax - idsatmin)
     1      4.34027e+006   Vgs = 0.8V
     2      1.0294e+006    Vgs = 1.2V
     3      294796         Vgs = 2.0V
     4      186586         Vgs = 2.5V
```

Αποτελέσματα του pMOS

```
Measurement: idsatmax
  step      id(mp)       at
     1      -9.11971e-005     -2.5
     2      -5.47403e-005     -2.5
     3      -1.29603e-005     -2.5
     4      -2.25012e-006     -2.5

Measurement: idsatmin
  step      id(mp)       at
     1      -9.10659e-005     -1.94639
     2      -5.46111e-005     -1.44639
     3      -1.29287e-005     -0.646392
     4      -2.24491e-006     -0.246392

Measurement: req
  step      abs((-2.5-(vgsval + 0.5536085))/(idsatmax - idsatmin))
     1      4.21804e+006   Vgs = -2.5V
     2      8.15801e+006   Vgs = -2.0V
     3      5.85977e+007   Vgs = -1.2V
     4      4.32505e+008   Vgs = -0.8V
```

Σχόλιο: Προκύπτουν περίπου ίδιες τίμες με το I ερώτημα. Μάλιστα η τελευταία αντίσταση στο PMOS τώρα είναι σωστά μετρημένη (της τάξης e+008) και είναι μεγαλύτερη από τις υπόλοιπες του PMOS.

nMOS Spice code

```
*Askhsh 1 NMOS part A erwthma ii
.include models_0.25.sp
*VTO = 0.4238252
.step param VGSval list 0.8 1.2 2 2.5
*NMOS
Mn d g 0 0 CMOSN W=3u L=2u
Vds d 0 DC 0
Vgs g 0 DC {VGSval}
.DC Vds 0 2.5 0.05
.meas DC Idsatmax FIND Id(Mn) AT=2.5
.meas DC Idsatmin FIND Id(Mn) AT=VGSval - 0.4238252
* Calculate Req
.meas DC Req PARAM=(2.5-(VGSval - 0.4238252))/(Idsatmax - Idsatmin)
.PROBE Id(Mn)
.end
```

pMOS Spice code

```
*Askhsh 1 PMOS part A erwthma ii
.include models_0.25.sp
*VTO = -0.5536085
.step param VGSval list -0.8 -1.2 -2 -2.5
*PMOS
Mp d g s s CMOSP W=3u L=2u
Vss s 0 DC 2.5
Vds d s DC 0
Vgs g s DC {VGSval}
.DC Vds -2.5 0 0.05
.meas DC Idsatmax FIND Id(Mp) AT=-2.5
.meas DC Idsatmin FIND Id(Mp) AT=VGSval + 0.5536085
* Calculate Req
.meas DC Req PARAM=abs((-2.5-(VGSval + 0.5536085))/(Idsatmax - Idsatmin))
.PROBE Id(Mp)
.end
```

Β μέρος

Στο ερώτημα (β) ζητείται ο υπολογισμός της ισοδύναμης αντίστασης RC τρανζιστον ενός NMOS και ενός PMOS τρανζίστορ κατά τη εκφόρτιση και φόρτιση ενός πυκνωτή. Για τον σκοπό αυτό προσομοιώνουμε ένα απλό κύκλωμα RC, όπου το τρανζίστορ λειτουργεί ως αντίσταση που εκφορτίζει ή φορτίζει τον πυκνωτή.

Ξεκινόντας από την αρχίκη εξίσωση του κυκλώματος RC προκύπτει

$$V_{DD} = V_R(t) + V_C(t)$$

Αναλύοντας την εξίσωση προκύπτει:

$$Vc(t) = V_{DD}(1 - e^{-t/RC}) \qquad \text{(κατά τη φόρτιση)}$$

$$Vc(t) = V_{DD}e^{-\frac{t}{RC}} \qquad \text{(κατά την εκφόρτιση).}$$

Θα επιλεγεί το σημείο στο 50% του V_{DD} για τη μέτρηση του χρόνου εκφόρτισης ή φόρτισης, όπως προτείνετε και στην θεωρεία.

Μετρώντας στην προσομοίωση το χρόνο t_half που απαιτείται για να φτάσει ο θετικός κόμβος του πυκνωτή στο 50% της τελικής τάσης, μπορούμε να υπολογίσουμε:

$$V(t_half) = \frac{V_{DD}}{2} \Rightarrow \text{t_half} = \ln(2)RC$$

Άρα,

$$R_{eq} = \frac{\text{t_half}}{C\ln(2)}$$

NMOS Req

Το κυκλωμά που πρέπει να κατασκευαστεί στο SPICE είναι το:



Διάγραμμα από Drawio

Αποτέλεσματα από το SPICE:

- t_half = 3.55012e-010 = 351 ps
- Req = 5145.1 = 5.1 kΩ



Spice code

```
*Askhsh 1 part B NMOS
.include models_0.25.sp
.
param VDD=2.5
.param Cval=0.1p

*d = drain, g = gate, s = 0(ground)
Vdd vdd 0 DC {VDD}
Cload d 0 {Cval}

*Precharge C to VDD
.ic V(d)={VDD}

*NMOS
M1 d g 0 0 CMOSN w=3u l=2u

Vg g 0 DC 2.5

.tran 0.1n 50n
*------MEASURMENTS------*
* Measure time when Vd reaches 50% VDD
.meas tran t_half WHEN V(d)= VDD/2 FALL=1
*Calculate Req
.meas tran Req PARAM  t_half/0.69*Cval

.PROBE V(d) V(g) V(vdd)
.end
```

PMOS Req

Το κυκλωμά που πρέπει να κατασκευαστεί στο SPICE είναι το:



Διάγραμμα του Drawio

Αποτέλεσματα από το SPICE:

- t_half = 1.57082e-009 = 1.57 ns
- Req = 22765.5 = 22.76 kΩ (πέριπου 4 φορές μεγαλύτερη από το nMOS, λογικό για όταν έχουν τα ίδια χαρακτηριστικά)



Spice code

```
*Askhsh 1 part B PMOS
.include models_0.25.sp

.param VDD=2.5
.param Cval=0.1p

*d = drain, g = gate, s = 0(ground)
Vdd vdd 0 DC {VDD}
C d 0 {Cval}

*Empty capacitor
.ic V(d)= 0

*PMOS
M1 d g vdd vdd CMOSP w=3u l=2u

Vg g 0 DC 0

.tran 0.1n 50n
*------MEASURMENTS------*
* t_half = ln(2)*Req*C <=> Req = t_half/(ln2*C)
* Measure time when Vd reaches 50% VDD
.meas tran t_half WHEN V(d)= VDD/2 RISE=1

*Calculate Req
.meas tran Req PARAM  t_half/0.69*Cval
.PROBE V(d) V(g) V(vdd)
.end
```

Συμπεράσματα της 1ης Άσκησης μέρους

Στο ερώτημα Α, οι αντιστάσεις υπολογίζονται όταν το τρανζίστορ βρίσκεται σε κατάσταση κορεσμού ή στην αρχή του κορεσμού. Επομένως, οι τιμές των αντιστάσεων που προέκυψαν είναι αναμενόμενα μεγαλύτερες από το Β ερώτημα, καθώς η τάση που εμφανίζεται στα άκρα του τρανζίστορ γίνεται συνεχώς υψηλότερη όσο πιο βαθία βρίσκεται τον τρανζίστορ στον κορεσμό.

Το ρεύμα είναι επίσης μεγαλύτερο οσό βαθύτερα βρίσκεται στον κορεσμό το τρανζίστορ, ωστόσο οι τιμές του βρίσκονται στην τάξη των μικρο (μ), ενώ η τάση βρίσκεται στην κανονική τάξη. Επόμενως μία μετάβολη στην τιμή της τάσης επηρεάζει περισσότερο την τιμή της αντίστασης, από ότι μία αντίστοιχη μετάβολη του ρεύματος. Με τον γενικό τύπο της αντίστασης $R = \frac{V}{I}$, γίνεται εύκολα φανερό πως προκύπτουν μεγάλες τιμές αντίστασης στον κορεσμό, όπου μεγαλώνει η τάση.

Για τον ίδιο λόγο, οι μέσες αντιστάσεις (186.58 kΩ έως 4.3 MΩ), οι οποίες υπολογίζονται εξετάζοντας ολόκληρο το εύρος της περιοχής κορεσμού, είναι μεγαλύτερες από τις στιγμιαίες αντιστάσεις (162.81 kΩ έως 2.64 MΩ), που υπολογίζονται στο αρχικό σημείο του κορεσμού, αφού οι μέσες αντιστάσεις προκύπτουν ύπο μεγαλύτερες τιμές τάσης.

Συμπεραίνοντας, η αντίσταση του NMOS στο ερώτημα Β (~5.1 kΩ) είναι σαφώς μικρότερη τόσο από τις στιγμιαίες όσο και από τις μέσες αντιστάσεις, καθώς προκύπτει από ολόκληρο το εύρος λειτουργίας του τρανζίστορ και όχι μόνο από την περιοχή κορεσμού.

Αντίστοιχα, για το PMOS παρατηρείται παρόμοια συμπεριφορά όπως και στο NMOS. Οι στιγμιαίες αντιστάσεις (4.21 MΩ έως 728 MΩ) και οι μέσες αντιστάσεις (4.22 MΩ έως 432 MΩ), που υπολογίζονται στην περιοχή κορεσμού, εμφανίζουν σχετικά μεγάλες τιμές λόγω της αυξημένης τάσης στα άκρα του τρανζίστορ και των μικρότερων ρευμάτων (τάξης μA). Αντίθετα, η ισοδύναμη αντίσταση που υπολογίζεται στο ερώτημα Β (Req = 22.76 kΩ), προκύπτει από ολόκληρο το εύρος λειτουργίας του τρανζίστορ και όχι μόνο από την περιοχή κορεσμού, με αποτέλεσμα να είναι σημαντικά μικρότερη όπως συμβαίνει και στην περίπτωση του NMOS.

2η Άσκηση

Σκοπός της άσκησης είναι ο υπολογισμός της τάσης κατωφλίου V_T ενός τρανζίστορ προσομοιώνοντας τις συνθήκες της πτώσης τάσης που εμφανίζονται όταν δύο ίδια τρανζίστορ συνδέονται σε σειρά.

Στην προσομοίωση θα συνδεθούν δύο όμοια τρανζίστορ σε σειρά, με τις πύλες τους στο ίδιο δυναμικό εισόδου V_{in}, έτσι ώστε να ενεργοποιούνται πρακτικά ταυτόχρονα και στην έξοδο του δεύτερου τρανζίστορ θα τοποθετηθει πυκνωτής προς τη γείωση, ώστε να μπορεί να παρακολουθείται η μεταβολή της τάσης εξόδου V_{out} κατά τη διάρκεια της μετάβασης.

Η είσοδος V_{in} μεταβαίνει από 0 V έως και $V_{DD} = 2.5V$. Όταν πλεόν το κύκλωμα σταθεροποιηθεί ,δηλαδή η τιμή της εξόδος Vout σταθεροποιηθεί, θα παρουσιαστεί μια συνολική πτώση τάσης ίση περίπου με το άθροισμα των δύο τάσεων κατωφλίου. Αυτό συμβαίνει επειδή και τα δύο τρανζίστορ βρίσκονται σε λειτουργία κόρου, οπότε το καθένα συνεισφέρει πτώση τάσης περίπου ίση με V_T.

Έτσι, αφότου σταρεποιηθεί το κύκλωμα, ισχύει η σχέση:

$$V_{in} \approx V_{out} + 2V_T$$

Από αυτή τη σχέση μπορεί να υπολογιστεί προσεγγιστικά το V_T για κάθε τρανζίστορ, χρησιμοποιώντας τη στιγμιαία τιμή του V_{out} που παρατηρείται στο διάγραμμα εξόδου.

Η προσομοίωση κρατάει 8ns

Διάγραμμα του Vin (πράσινο) και Vout (μπλε)

Αποτέλεσμα

$$Vt = 0.427155\Omega$$

Δηλαδή,

$$Vt \approx VTO = 0.4238252$$

Spice code

```
*Askhsh 2
.include models_0.25.sp

*NMOS σε σειρά
M1 d g x 0 CMOSN W=3u L=2u
M2 x g out 0 CMOSN W=3u L=2u

Cout out 0 0.1pf

*Vin και Vdd
Vin g 0 PWL(0 0 1n 2.5)
Vdd d 0 DC 2.5

.tran 0.1n 8

*Μετράει το Vt
.meas tran Vt PARAM = (2.5 - V(out))/2  AT=8ns

.PROBE V(g) V(out)
.end
```

3η Άσκηση

Α μέρος

Στην άσκηση αυτή θα πραγματοποιηθεί DC ανάλυση ενός αντιστροφέα CMOS που αποτελείται από ένα NMOS και ένα PMOS τρανζίστορ, αρχικά με ίδια μεγέθη W = 3 μm και L = 2 μm, τροφοδοσία 2.5 V και τεχνολογία MOSIS-TSMC 0.25 μm. Ο σκόπος είναι να βρεθούν τα σημεία VM , VOH, VOL, VIH , VIL.



Ενδεικτίκο διάγραμμα από το μάθημα της Εισαγωγής στην Ηλεκτρονική

Προσομοίωση με NMOS και PMOS W = 3 μm και L = 2 μm



Διάγραμμα 1ης προσομοίωσης

Αποτελέσματα 1ης Προσομοίωσης

```
vm: v(out)=vin AT 0.88589
vil: vin=0.640972 at 0.640972
vih: vin=0.969093 at 0.969093
voh: v(out)=2.39577 at 0.640972
vol: v(out)=0.183579 at 0.969093
```

Τα περιθώρια θορύβου είναι τα NML (Noise margin low) και NMH (Noise margin high). Το NML αντιπροσωπεύει τη μέγιστη ποσότητα θορύβου που μπορεί να αντέξει το λογικό 0 χωρίς η έξοδος να αλλοιωθεί. Αντίστοιχα το NMH αντιπροσωπεύει τη μέγιστη ποσότητα θορύβου που μπορεί να αντέξει το λογικό 1 χωρίς η έξοδος να αλλοιωθεί.

Σχηματικά είναι:



Ενδεικτίκο διάγραμμα από το μάθημα της Εισαγωγής στην Ηλεκτρονική

Σύμφωνα με τα παραπάνω αποτελέσματα υπολογίζονται ως εξής:

$$NML = VIL - VOL = 0{,}640972 - 0{,}183579 = 0{,}457393\,V$$

και

$$NMH = VOH - VIH = 2.39577 - 0.969093 = 1.426677\,V$$

Παρατηρείται επίσης πως επειδή το NMH > NML , ο αντιστροφέας έχει περισσότερη ανοχή σε θόρυβο όταν η είσοδος είναι υψηλή (λογικό 1), αλλά είναι πιο ευαίσθητος σε διαταραχές όταν η είσοδος είναι χαμηλή (λογικό 0).

Όπως φαίνεται από το διάγραμμα της προσομοίωσης και από τα περιθώρια θορύβου ο αντιστροφέας δεν είναι συμμετρικός. Για να γίνει ο αντιστροφέας συμμετρικός πρέπει να αλλάξουν τα μεγέθη των τρανζίστορ, συγκεκριμενά να μεγαλώσει σε μέγεθος το PMOS ή να μικρύνει το NMOS. Αλλάζοντας το μέγεθος των τρανζίστορ επηρεάζεται ο λόγος $\frac{kn}{kp}$, όπου:

$$\frac{kn}{kp} = \frac{kn' * \left(\frac{W}{l}\right)_n}{kp' * \left(\frac{W}{l}\right)_p}$$

Η τιμή του λόγου $\frac{kn}{kp}$ επηρεάζει την θέση της χαρακτηριστικής κυμματομορφής:



Ενδεικτίκο διάγραμμα από το μάθημα της Εισαγωγής στην Ηλεκτρονική

Επομένως η αλλαγή στο μέγεθος των τρανζίστορ πρέπει να γίνει με σκοπό $\frac{kn}{kp} = 1$. Από το μοντέλο των τρανζίστορ είναι γνωστό kn' = 2.501048 * 10^{-4} και kp' = 5.194153 * 10^{-5} .

Για Wn = Wp = 3μm, Ln = Lp = 2μm, είναι:

$$\frac{kn}{kp} = \frac{kn' * \left(\frac{W}{l}\right)_n}{kp' * \left(\frac{W}{l}\right)_p} \approx 4.815$$

Για Wn =3μm Wp = 14.45μm, Ln = Lp = 2μm, είναι:

$$\frac{kn}{kp} = \frac{kn' * \left(\frac{W}{l}\right)_n}{kp' * \left(\frac{W}{l}\right)_p} \approx 1$$

Προσομοίωση με NMOS W = 3 μm, L = 2 μm και PMOS W = 14.45 μm και L = 2 μm



Διάγραμμα 2ης προσομοίωσης

Αποτελέσματα 2ης Προσομοίωσης

```
vm: v(out)=vin AT 1.20521
vil: vin=1.04086 at 1.04086
vih: vin=1.36943 at 1.36943
voh: v(out)=2.2916 at 1.04086
vol: v(out)=0.195612 at 1.36943
```

Φαίνεται από το διάγραμμα πώς τώρα ο ο αντιστροφέας έιναι συμμέτρικος. Η συμμετρία του όμως γίνεται επίσης αντιλυπτή από την τιμή Vm = 1.20521 V ≈ $\frac{2.5}{2} = \frac{VDD}{2}$.

Τα νέα περιθώρια θωρύβου είναι:

$$NML = VIL - VOL = 1{,}04086 - 0{,}195612 = 0{,}845248\,V$$

και

$$NMH = VOH - VIH = 2.2916 - 1.36943 = 0{,}92217\,V$$

Αυτήν την φορά τα περιθώρια θωρύβου είναι πρακτίκα ίσα (NML ≈ NMH), κάτι αναμενόμενο για έναν συμμετρικό αντιστροφέα.

Spice code

```
*Askhsh 3A
.include models_0.25.sp

M1 out in 0 0 CMOSN W=3u L=2u
M2 out in vdd vdd CMOSP W=3u L=2u

Vdd vdd 0 DC 2.5
Vin in 0 DC 0

.DC Vin 0 2.5 0.01

.meas DC VM WHEN V(out) = Vin CROSS=1

*Ο παρονομαστης V(in) υποννοειται, γιατι ειναι ηδη ο χ'χ αξονας
.meas DC VIL FIND Vin WHEN d(V(out)) = -1 CROSS=1
.meas DC VIH FIND Vin WHEN d(V(out)) = -1 CROSS=2
.meas DC VOH FIND V(out) AT = VIL
.meas DC VOL FIND V(out) AT = VIH

.PROBE V(out) V(in)
.end
```

Για να προκύψει το δεύτερο διάγραμμα ο κώδικας παραμένει ίδιος, απλώς το W του CMOSP γίνεται W = 14.45u

Β μέρος

Προσομοίωση για Vdd = {0.7, 1.2, 1.8} με NMOS και PMOS W = 3 μm και L = 2 μm



Διάγραμμα προσομίωσης

Επέλεξα να μην συμπεριλάβω όλα τα σημεία στο διάγραμμα γιατί δεν θα ήταν ευανάγνωστο.

Αποτελέσματα για περιθώρια θωρύβου

```
Measurement: vm
  step      v(out)=vin
     1      0.266211     Vdd = 0.7V
     2      0.485937     Vdd = 1.2V
     3      0.675607     Vdd = 1.8V

Measurement: vil
  step      vin    at
     1      0.250493     0.250493
     2      0.450182     0.450182
     3      0.540289     0.540289

Measurement: vih
  step      vin    at
     1      0.270992     0.270992
     2      0.500762     0.500762
     3      0.719651     0.719651

Measurement: voh
  step      v(out)       at
     1      0.688224     0.250493
     2      1.18055      0.450182
     3      1.74159      0.540289

Measurement: vol
  step      v(out)       at
     1      0.0149023    0.270992
     2      0.0329601    0.500762
     3      0.101377     0.719651
```

Όπως φαίνεται από τα αποτελέσματα με την κλιμάκωση προς τα κάτω το σημείο μετάβασης VM ελαττώνεται και αυτό. Επιπλέον μειώνονται και τα υπόλοιπα σημεία VOH, VOL, VIH , VIL που έχει προφανώς και ως αποτέλεσμα να μείωθουν και τα περιθώρια θωρύβου όπως φαινεται στον παρακάτω πινακα:

Step	VDD	NML=VIL−VOL	NMH=VOH−VIH
1	0.7	0.23559	0.417232
2	1.2	0.4172219	0.679788
3	1.8	0.438912	1.021939
Α μέρος	2.5	0,457393	1.426677

Η τελευταία γραμμή του πίνακα είναι για να συγκριθούν τα περιθώρια θορύβου με εκείνα του Α μερούς της άσκησης.

Η μείωση του NML και NMH σημαίνει πως ο αντιστροφέας γίνεται πιο ευάλωτος στον θόρυβο.

Έπειτα σε αλλη προσομοίωση υπολογίστηκε η μέση τιμή του στατικού ρεύματος και η μέση ισχύ για τις τιμες Vdd = {0.7, 1.2, 1.8, 2.5}. Η προσομοίωση έγινε με ίδια μεγέθη W = 3 μm, L = 2 μm, αυτό φαίνεται και στο παρακάτω διάγραμμα των στατικών ρευμάτων, όπου οι γραφικές παραστάσεις τους δεν είναι συμμετρικές.



Διάγραμμα στατικών ρευμάτων

Αποτελέσματα για ισχύ και κατανάλωση

Τα αποτελέσματα είναι αρνητικά, το πρόσημο είναι ενδεικτικό της φοράς και το πως ο αντιστροφέας καταναλώνει ενέργεια.

```
Measurement: iavg
  step      AVG(i(vdd)) FROM  TO
     1      -7.50932e-011     2.5   0
     2      -3.97722e-008     2.5   0
     3      -1.2418e-006      2.5   0
     4      -6.95393e-006     2.5   0

Measurement: pavg
  step      iavg*vddval
     1      -5.25653e-011  V = 0.7V
     2      -4.77266e-008  V = 1.2V
     3      -2.23523e-006  V = 1.8V
     4      -1.73848e-005  V = 2.5V
```

Τα αποτελέσματα δείχνουν πως όσο αυξάνεται η τάση τροφοδοσίας Vdd τόσο μεγαλύτερο είναι το στατικό ρεύμα και κατ' επέκταση η ισχύς. Η συμπεριφορά αυτή οφείλεται στο γεγονός ότι η αγωγιμότητα των τρανζίστορ και τα ρεύματα διαρροής αυξάνονται εκθετικά με την τάση τροφοδοσίας. Επομένως, ισχύς αυξάνεται έντονα όσο αυξάνεται το Vdd.



Ενδεικτική εικόνα για την εκθετική αύξηση από το μάθημα

Ο υπολογισμός της κατανάλωσης δεν μπορεί να συμπεριληφθεί άμεσα στην DC ανάλυση, γιατί είναι στατική οπότε δεν περιλαμβάνει χρόνο. Όμως, η κατανάλωση ($E = P * t$) είναι αναλόγη της ισχύς. Επομένως όταν αυξάνεται η τάση τροφοδοσίας Vdd, αυξάνεται και η κατανάλωση του αντιστροφέα.

Spice code

```
*Askhsh 3B 2nd

.include models_0.25.sp


* Vdd: {0.7, 1.2, 1.8, 2.5}

.step param VDDval list 0.7, 1.2, 1.8, 2.5


M1 out in 0 0 CMOSN W=3u L=2u

M2 out in vdd vdd CMOSP W=3u L=2u


Vdd vdd 0 DC {VDDval}

Vin in 0 DC 2.5


.DC Vin 2.5 0 -0.01


* --- Μέτρηση στατικού ρεύματος και ισχύος ---

.meas DC Iavg AVG I(vdd)

.meas DC Pavg PARAM = Iavg*VDDval



.PROBE V(out) V(in) I(vdd)

.end
```